Sistema PDH – Multiplexação Plesiócrona
Posteriormente os cientistas imaginaram que não era preciso transmitir todo o sinal de voz para que a conversa fosse inteligível.
Por volta dos anos 20, um cientista descobriu que seria o suficiente enviar 8 mil amostras por segundo para se ter um sinal claro o suficiente para se manter conversação.
Este processo de enviar 8 mil amostras por segundo nada mais é do que a digitalização da voz.
Esta digitalização utilizava 8 bits de resolução, o que resulta num sinal de 8 x 8000 = 64000 bit/s.
Este processo de digitalização foi chamado de PCM (Pulse Code Modulation).
A voz foi digitalizada porque assim se tornaria um aglomerado de 0’s e 1’s, e as máquinas digitais manipulariam melhor um sinal digital do que um sinal analógico.
Não demorou muito tempo, os engenheiros percebem que era possível juntar vários sinais digitais provenientes de várias conversas telefônicas em um único sinal.
Esta junção de sinais é feita através da multiplexação dos sinais.
O processo de multiplexação consiste na conversão paralelo série de sinais.
Supondo que tenhamos 4 sinais digitais que variam aleatoriamente no tempo com frequência de 100Hz, a multiplexação juntaria estes 4 sinais num novo sinal digital de não mais 100Hz, mas de 400Hz.
No intervalo de tempo em que apenas um bit era transmitido em um dos quatro sinais iniciais, agora 4 bits são transmitidos no sinal multiplexado, sendo que o primeiro bit pertence ao primeiro sinal de entrada, o segundo bit pertence ao segundo sinal de entrada, o terceiro bit pertence ao terceiro sinal de entrada e finalmente o quarto bit pertence ao quarto sinal de entrada, como na fig. abaixo:
No sistema telefônico, juntou-se 32 sinais de 64Kbit/s em um único sinal de 2048Kbit/s (2Mbit/s), com o uso de multiplexadores.
Com esta técnica é possível transmitir simultaneamente 32 conversas telefônicas num único meio de transmissão como um fio, fibra ótica ou radio transmissão.
Torna-se óbvio que novas multiplexações podem ser realizadas, juntando-se vários sinais de 2Mbit/s em um novo sinal multiplexado de freqüência ainda maior.
Desta maneira podem haver vários níveis de multiplexação e demultiplexação ( operação inversa à multiplexação, que é realizada para se recuperar os sinais originais).
Um fator imprescindível para que a comunicação seja possível, é que os sinais sejam enviados sem nenhum erro e uma hierarquia de multiplexação como a telefônica possui alguns problemas que podem dificultar ou mesmo inviabilizar a transmissão das informações.
Percebe-se que para que a multiplexação de vários sinais seja perfeita como na fig.1, é necessário que todos os sinais de entrada tenham exatamente a mesma freqüência
e a mesma fase, por sua vez o multiplexador também precisa ser preciso ler cada uma das entradas, tendo uma freqüência de leitura exatamente igual ao número de entradas multiplicado pelo valor nominal da freqüência das mesmas.
Devido a diversos fatores como desgaste do equipamento, temperatura de operação, imprecisão de osciladores e mesmo a variação de fabricante para fabricante, os sinais que chegam às entradas de um multiplexador nem sempre tem a mesma freqüência e a mesma fase.
Tal fato pode acarretar na perda de informações, o que pode inutilizar a validade de uma transmissão.
Suponhamos que na entrada do multiplexador da fig.1 o primeiro sinal seja maior que 100Hz, o segundo seja menor que 100Hz e os dois últimos sejam exatamente 100Hz.
O multiplexador , se for preciso (note que o multiplexador pode ser impreciso na freqüência de leitura) irá comutar as entradas de leitura a uma razão de 400 vezes por segundo.
Já que a primeira entrada tem uma velocidade de comutação maior que a esperada, o seguinte fato vai ocorrer: o multiplexador vai ler um bit e vai para as próximas entradas, quando tornar a ler a primeiro entrada, em vez de ler o segundo bit ele pode acabar lendo o terceiro ou o quarto bit da seqüência, o segundo bit pode acabar sendo perdido devido ao fato de sua freqüência ser superior a 100Hz.
Com o segundo sinal de entrada ocorre o contrário, por ser menor que 100Hz, o multiplexador acaba lendo duas vezes o mesmo bit, transmitindo uma informação errada. Somente os sinais 3 e 4 serão transmitidos corretamente.
A multiplexação Plesiócrona
A solução encontrada para solucionar o problema da falta de sincronismo dos sinais de entrada do multiplexador foi usar a multiplexação plesiócrona. A palavra plesiócrona vem do grego:
PLESÍOS (QUASE) + KRONOS (TEMPO)
Uma tradução para plesiócrona poderia ser quase síncrono. A multiplexação plesiócrona é realizada por multiplexador plesiócrono.
Como na hierarquia do sistema telefônico existem vários níveis de multiplexação, todo o conjunto de multiplexadores plesíocronos recebe o nome de hierarquia digital plesiócrona, abreviado para PDH (do inglês Plesiochronous Digital Hierarchy).
O funcionamento do multiplexador plesiócrono está baseado numa memória chamada memória elástica.
Esta memória elástica pode ser imaginada como uma fila circular.
Uma fila é uma memória do tipo FIFO (First In, First Out), em que o primeiro elemento a entrar, é o primeiro a sair. A figura 2 mostra o esquema de uma memória elástica.
A memória elástica é composta de várias células de curta permanência (área da memória onde um bit gravado será substituído logo após a leitura), arrumados em uma ordem cíclica.
A gravação dos bits nesta memória pode ser feita segundo o mecanismo de varredura que dá acesso sucessivamente a cada uma das células na ordem estabelecida.
A leitura dos bits gravados segue um mecanismo similar.
Estes mecanismos de gravação e leitura estão representados como ponteiros (indicadores) na fig.2.
O ponteiro de gravação está representado como uma seta apontando para a célula e, o de leitura, apontando para fora desta, além dos seus percursos.
Suporemos uma defasagem espacial entre o ponteiro de leitura e o de gravação.
Desta forma, termos uma área ocupada, onde as posições de memória ainda não foram lidas e uma área livre, onde as células já foram lidas e estão prontas para nova gravação.
Supondo que o ponteiro de gravação tem seu curso definido pela cadência de relógio C1 e o de leitura pelo C2.
No caso de haver uma variação brusca no relógio C1 (supondo o C2 fixo), acelerando a gravação, teremos um aumento da área ocupada na memória, mas enquanto houver área livre, não se perde informação.
Da mesma forma, se a variação brusca em C1 retardar a gravação (supondo C2 fixo), aumentará a área livre na memória, mas enquanto houver área ocupada, não se perde informação.
Deste modo, esta montagem é capaz de absorver uma certa quantidade de flutuação entre os relógios, por esta razão a natureza elástica da memória.
Esta propriedade que memória elástica possui de permitir uma flutuação na velocidade com que os dados são escritos é que permite que diferentes sinais, cada qual com uma frequência ligeiramente diferente, sejam multiplexados para compor um novo sinal.
Em linhas gerais o multiplexador plesiócrono pode ser imaginado como um multiplexador comum, mas que possui uma memória elástica em cada uma de suas entradas.
Cada sinal de entrada é então gravado na memória elástica com a mesma velocidade com que chega.
O multiplexador por sua vez lê o conteúdo da memória sempre a mesma velocidade, como a memória elástica evita a perda de informação devido as diferenças entre as frequências de leitura/escrita, o multiplexador não corre o risco de perder ou repetir algum bit.
Na prática existem outros detalhes que devem ser levados em consideração.
A figura 3 mostra o esquema de um multiplexador plesiócrono que recebe 4 entradas de 2048 Kbit/s e produz uma saída de 8448Kbit/s.
odemos observar que o sinal de saída do multiplexador plesíocrono neste nível da hierarquia não tem exatamente um valor igual ao número de entradas multiplicado pelo valor nominal da freqüência esperada.
O sinal de saída tem uma freqüência igual a 8448 KHz, ou seja, o sinal de saída é de 8448Kbit/s.
Vemos então que a frequência de leitura das memórias elásticas é ¼ de 8448, o que resulta em uma frequência de 2112KHz.
Pela fig.4 vemos que a frequência de 2212KHz é gerada através da divisão por 4 de um sinal de 8448KHz gerado por um relógio (sinal de clock).
O sinal de 8448KHz alimenta o multiplexador para que este gera o sinal de saída na mesma frequência. O sinal de 2112KHz alimenta um gerador de endereço de leitura, que diz qual o próximo endereço da memória elástica será lido pelo multiplexador.
Como a frequência de leitura da memória elástica é superior a frequência de escrita (que tem que estar em torno de 2048KHz), haverá um momento em que o ponteiro de leitura irá se aproximar do de escrita e poderá mesmo ultrapassá-lo, fazendo com que uma informação inválida seja transmitida.
Para solucionar este problema, existe um comparador que verifica constantemente a diferença entre os endereços de leitura e escrita, este último gerado através do sinal de entrada.
O resultado do comparador é enviado ao multiplexador.
Quando o ponteiro de leitura se aproxima do de escrita o multiplexador envia um sinal a um chave eletrônica que existe entre o gerador de endereço de leitura e o gerador de sinal de 2112KHz, fazendo com que a mesma interrompa a ligação entre ambos.
Desta maneira o gerador de endereço de leitura não será atualizado e o ponteiro de leitura não irá ultrapassar o de escrita.
Em consequência da não leitura de um bit, não haverá informação válida para ser transmitida, o que o multiplexador faz então é enviar um bit de JUSTIFICAÇÃO POSITIVA.
Torna-se claro que o demultiplexador que receber o sinal contendo a justificação positiva, terá que saber que tal existe e eliminá-la para recompor a informação original.
Para avisar ao demultiplexador que existem bits de justificação, o multiplexador envia códigos especiais junto com a informação transmitida.
Características da Hierarquia Digital Plesiócrona
Como os sinais que chegam aos multiplexadores plesiócronos podem variar, foram definidos limites para esta variação, para permitir a interconexão de equipamentos.
O TSB (Telecommunication Standards Bureau) criou as recomendações para os limites de variação.
Para a hierarquia CEPT (Conference Européenme des Administrations des Postes et Telecommunications) vale a recomendação G.703 que específica os seguintes limites:
| Taxa de bits nominal em Kbit/s | Variação máxima permissível em partes por milhão (PPM) |
| 64 | 64 ± 100 (64 ± 100.10-6) |
| 2048 | 2048 ± 50 (2048 ± 50.10-6) |
| 8448 | 8448 ± 30 (8448 ± 30.10-6) |
| 34368 | 34368 ± 20 (34368 ± 20.10-6) |
| 139264 | 139264 |
Uma outra característica do sistema PDH é que pelo fato de ter sido projetado inicialmente somente para suportar tráfego telefônico, ele não permitia a incorporação de novos serviços como videoconferência ou mesmo internet.
